晶体管作为芯片的核心元器件，更小的栅极尺寸能让芯片上集成更多的晶体管，并提升性能。

　　1965年，英特尔公司创始人之一戈登·摩尔(GordonMoore)提出：“集成电路芯片上可容纳的晶体管数目，每隔18-24个月便会增加一倍，微处理器的性能提高一倍，或价格下降一半。”这在集成电路领域被称为“摩尔定律”。

　　过去几十年，晶体管的栅极尺寸在摩尔定律的推动下不断微缩。但近年随着晶体管的物理尺寸进入纳米尺度，造成电子迁移率降低、漏电流增大、静态功耗增大等短沟道效应越来越严重。因此，新结构和新材料的开发迫在眉睫。

　　目前主流工业界晶体管的栅极尺寸在12纳米以上，如何促进晶体管关键尺寸的进一步微缩，引起了学术界的广泛关注。2016年，美国劳伦斯伯克利国家实验室和斯坦福大学在《科学》(Science)期刊报道了团队利用金属性碳纳米管材料和二硫化钼(MoS2)，实现了物理栅长仅为1纳米的平面硫化钼晶体管。

　　为进一步突破1纳米以下栅长晶体管的瓶颈，任天令团队巧妙利用石墨烯薄膜超薄的单原子层厚度和优异的导电性能作为栅极，通过石墨烯侧向电场来控制垂直的二硫化钼(MoS2)沟道的开关，从而实现等效的物理栅长为0.34纳米。相关成果近日在线发表于《自然》(Nature)期刊。

　　“我们已经实现了世界上栅极长度最小的晶体管。”清华大学集成电路学院任天令教授表示。研究发现，由于单层二维二硫化钼薄膜，相较于体硅材料，具有更大的有效电子质量和更低的介电常数，在超窄亚1纳米物理栅长控制下，晶体管能有效的开启、关闭，大量、多组实验测试数据结果也验证了该结构下的大规模应用潜力。

　　基于工艺计算机辅助设计(TCAD)的仿真结果进一步表明了石墨烯边缘电场对垂直二硫化钼沟道的有效调控，预测了在同时缩短沟道长度条件下晶体管的电学性能情况。这项研究工作推动了摩尔定律进一步发展到亚1纳米级别，同时为二维薄膜在未来集成电路的应用提供了参考依据。

　　“在相当长的一段时间内，要打破这一纪录是非常困难的。”纽约州立大学布法罗分校纳米电子学科学家HuaminLi评价道，这项新工作将栅极的尺寸极限进一步缩小到“仅一层碳原子的厚度”。

　　论文通讯作者为清华大学集成电路学院任天令教授和田禾副教授，清华大学博士生吴凡、沈阳和田禾副教授为共同第一作者，其他参加研究的作者包括清华大学硕士生侯展、任杰、博士生苟广洋、杨轶副教授和华东师范大学通信与电子工程学院孙亚宾副教授。

（文章来源：澎湃新闻）